Gowin EDA(FPGA Designer)是功能强大的集成电路设计和验证工具，它是专门为高云半导体FPGA芯片设计的配套程序，提供易于使用的集成设计环境，从FPGA设计输入、代码合成、布局和路由、bitsteam生成到板上的GOWIN FPGA上下载，全面优化设计，改进方案和整个设计流程，集成内部Gowin合成，用于前端设计综合，支持创建RTL和后期合成，合成后输入文件是由用户RTL生成的网表文件，用户所需的综合和约束文件。集成IP核生成器以及用于即时分析信号设计的在线调试工具Gowin分析示波器（GAO）！获得更强大的性能，更具优势的任务流程，减少工作中的风险和直面挑战！
安装激活教程
1、解压
2、双击Gowin.exe安装程序，许可协议点击i agree
3、安装文件夹
4、安装完成，运行gwlicgen生成lic文件，复制到安装目录中
5、运行软件，选择你的lic文件，点击save后验证
软件特色
1、完整的基于 GUI 的环境，从 FPGA 设计输入、代码合成、布局和路由、bitsteam 生成到板上的 GOWIN FPGA 上下载。
2、集成内部Gowin合成，用于前端设计综合
3、支持创建 RTL 和后期合成。
RTL 输入文件是符合硬件说明的 RTL 文件
4、用户所需的语言和约束文件;
合成后输入文件是由用户RTL生成的网表文件
5、用户所需的综合和约束文件。
6、集成 IP 核生成器
7、在线调试工具 Gowin 分析示波器 （GAO），用于即时分析信号设计
主要特点
1、一体化设计
-设计可分阶段完成，也可一揽子自动完成
-可选择命令行模式或图形交互模式完成设计
-利用脚本设计，可灵活地设计任何单一模块而不影响一体化设计全程
2、优化设计
-网表优化设计
-快速时序优化分析和设计
-资源分析和优化
3、分层设计和分析
-支持分层网表结构输入和输出
-同时支持扁平化网表结构输入和输出
-分层图形显示、追踪、分析网表
4、方便灵活的交互图形设计
-用户界面简单清晰
-包含项目、设计模块、工具和输出部分
-设计约束输入、选择和更新
-快速时序分析和报告
-Push button设计技术